AD4030-24晶圓片優(yōu)勢ADI
發(fā)布時間:2023-05-15 16:50:11 瀏覽:1362
ADI晶圓AD4030-24/AD4032-24是2MSPS或500kSPS逐漸突破型存儲器(SAR),具備EasyDrive??的模數(shù)轉(zhuǎn)換器(ADC)。AD4030-24/AD4032-24確保最高±0.9ppm積分非線性(INL)且24位無失碼,能夠在?40°C至+125°C范圍之內(nèi)實現(xiàn)前所未有的精確度。
低漂移、內(nèi)部高精密標(biāo)準(zhǔn)緩沖器優(yōu)化了與其他系統(tǒng)電源電路共享電壓標(biāo)準(zhǔn)。AD4030-24/AD4032-24在應(yīng)用5V標(biāo)準(zhǔn)時使用109dB的典型動態(tài)范圍。低相位噪聲使信號鏈需要更低的增益值和更低的額定功率。AD4030-24具備可編程提取率的塊均值濾波器需將動態(tài)范圍增加到155.5dB。寬差分輸入和共模范圍接受輸入應(yīng)用整體±V REF范圍且不會飽和,從而優(yōu)化了脈沖調(diào)制需求及系統(tǒng)校正。Easy Drive模擬輸入的建設(shè)有所改善,增加了與AD4030-24/AD4032-24兼容的模擬前端模塊的選擇范圍。兼容單端和差分信號。
AD4030-24多功能Flexi-SPI串行外接設(shè)備端口(SPI)優(yōu)化了服務(wù)器處理器和ADC的集成化。寬數(shù)據(jù)時鐘窗口、數(shù)個SDO通道和可選擇的雙數(shù)據(jù)速率(DDR)數(shù)據(jù)時鐘能夠?qū)⒋袝r鐘降低到10MHz,并且以2MSPS或500kSPS的采樣率使用?;夭〞r鐘模式和ADC服務(wù)器時鐘模式放開了脈寬需求并優(yōu)化了數(shù)字隔離器的應(yīng)用。
AD4030-24/AD4032-24的7mm×7mm、64球CSP_BGA封裝集成化所有的關(guān)鍵電源和標(biāo)準(zhǔn)濾波電容器,降低了占板面積及系統(tǒng)器件數(shù)量,并減少了對線路板規(guī)劃的敏感度。
特征與優(yōu)勢
性能卓越
吞吐量:2MSPS(AD4030-24)或500kSPS(AD4032-24)選項
INL:?40°C至+125°C范圍內(nèi)最高值為±0.9ppm
噪聲系數(shù):108.4dB(典型值)
THD:-127dB典型值
NSD:?169dBFS/Hz典型值
低電量模式
2MSPS時為30mW
500kSPS時為10mW
10kSPS時為3mW
EasyDrive ?性能減少了系統(tǒng)的復(fù)雜性
直流電輸入的1.2μA低輸入電流
寬輸入共模范圍:?(1/128)×V REF至+(129/128)×V REF
靈活性的外部基準(zhǔn)電壓范圍:4.096V至5V
具備2μF濾波電容器的高精度集成化參考緩沖器
具備高達(dá)2 16個提取的可編程塊均值濾波器
將采樣分辨率拓展到30位
超量程和數(shù)據(jù)同步位
Flexi-SPI數(shù)字接口
1、2或4個SDO通道允許極慢的SCK
回波時鐘模式優(yōu)化了數(shù)字隔離器的應(yīng)用
兼容1.2V至1.8V邏輯性
7mm×7mm64球CSP_BGA封裝,具有內(nèi)部電源裝置參考電容器,有助于降低系統(tǒng)占用空間
應(yīng)用程序
自動測試設(shè)備
數(shù)字控制電路
醫(yī)療設(shè)備
地震學(xué)
半導(dǎo)體設(shè)備
實驗室儀器
ADI公司擁有全球最佳的模擬芯片技術(shù),同時擁有品類豐富的芯片設(shè)計專利,其晶圓產(chǎn)品常被用于高可靠性產(chǎn)品封裝。深圳市立維創(chuàng)展科技有限公司,優(yōu)勢渠道提供ADI晶圓產(chǎn)品Waffle,專業(yè)此道,歡迎合作。
詳情了解ADI晶圓請點擊:/brand/68.html
上一篇: CU4000?和CU4000 LoPro?銅箔Rogers
下一篇: HMI照明連接器Glenair
推薦資訊
Q-Tech?公司推出了QT 780系列、QT 723和QT 735振蕩器,用于新的空間和低地球軌道(LEO)應(yīng)用,可提供高達(dá)50 kRad(Si)的TID輻射容限。Q-Tech新空間的晶體振蕩器的各種尺寸的引線和SMT封裝的封裝尺寸從2.5x3.2mm到8.89x13.97mm。
Lattice SC系列FPGA是Lattice Semiconductor的高性能產(chǎn)品,適用于數(shù)字信號處理、控制和通信等嵌入式應(yīng)用。其特性包括100MHz至700MHz的頻率范圍,高達(dá)1GHz的I/O時鐘速率,內(nèi)建塊RAM、均衡化器和CDR,成本優(yōu)化設(shè)計,兼容PCI和PCI-X系統(tǒng)總線標(biāo)準(zhǔn),多種封裝選項,以及支持RLDRAM II CIO/SIO等接口。這些FPGA通過IP和ECC支持,確保高性能和高效數(shù)據(jù)處理,適用于多種系統(tǒng)和設(shè)計需求。
在線留言